Бесплатно создать живой форум для общения, сайта, игр!
Ведущий российский сервис бесплатных форумов ЖивыеФорумы.ру
Удобные, многофункциональные и надёжные форумы бесплатно.

Фавикон: МИЭТ:ИЭМС. Консультационный центр.

«МИЭТ:ИЭМС. Консультационный центр.»

МИЭТ:ИЭМС. Консультационный центр.
МИЭТ:ИЭМС. Консультационный центр.

Активные темы на форуме «МИЭТ:ИЭМС. Консультационный центр.»:

Установка OrCAD
Последнее сообщение от gummi в :

Для быстрого отключения и включения контроля учетных записей в Windows 10 можно пользоваться REG файлами   

Единственное неудобство - необходимость перезагрузки после применения этих ключей реестра

UAC_OFF.reg  для  отключения UAC

Windows Registry Editor Version 5.00

;Отключение UAC :
[HKEY_LOCAL_MACHINE\SOFTWARE\Microsoft\Windows\CurrentVersion\Policies\System]
"EnableLUA"=dword:00000000

UAC_ON.reg  для  включения UAC

Windows Registry Editor Version 5.00

;Включение UAC :
[HKEY_LOCAL_MACHINE\SOFTWARE\Microsoft\Windows\CurrentVersion\Policies\System]
"EnableLUA"=dword:00000001

Практические советы по OrCAD/Schematics
Последнее сообщение от gummi в :

При проектировании лог.схемы устройства по картам Карно, лог.функция для каждого его выхода (из общего числа N) рассматривается отдельно. Это приводит к тому, что полная схема устройства будет содержать N шт независимых схем.
Однако если взглянуть на карты Карно функций разных выходов, то можно попытаться найти общие объединения ячеек.
Допустим такое "общее" объединение нашлось в к.Карно М шт. выходов. Тогда в полной схеме устройства можно оставить только одну "общую" группу лог.элементов, а ее выход отправить в цепи лог.схем всех этих М шт. выходов.

Вот набор картинок в пояснение к этим словам на примере двух выходов Y2 и Y5 некоего неизвестного устройства:

1 к.Карно и лог.схема выхода Y2

Практические советы по OrCAD/Schematics
Практические советы по OrCAD/Schematics

2 к.Карно и лог.схема выхода Y5

Практические советы по OrCAD/Schematics
Практические советы по OrCAD/Schematics

3 Как бы выглядела общая схема Y2 и Y5 без оптимизации, кол-во элементов - 40шт

Практические советы по OrCAD/Schematics

4 Сравнение карт Карно выходов Y2 и Y5, общие объединения ячеек выделены цветом (кроме синего)

Практические советы по OrCAD/Schematics

5 Как выглядит общая схема Y2 и Y5 после оптимизации, кол-во элементов - 31шт (-22,5%)

Практические советы по OrCAD/Schematics

Везде пустые ячейки карт заполнены нулями, а Х - произвольные значения (т.е. которые можно назначить как угодно 0 или 1)

2019-2020 уч. год. Новый поток курсачей ОПЭКБ
Последнее сообщение от gummi в :

Сразу пара ссылок на Wiki для вариантов с уплотненными десятичными кодами и кодами Чен-Хо

Уплотненные десятичные числа - https://en.wikipedia.org/wiki/Densely_packed_decimal

Уплотнение десятичных чисел методом Чен-Хо https://en.wikipedia.org/wiki/Chen–Ho_encoding (смотреть таблицу "Final Chen–Ho encoding")

2017-2018 уч.год. Курсовые по дисциплине "Моделирование схем"
Последнее сообщение от gummi в :

некоторые материалы к курсовым проектам по Моделированию схем.
варианты про полиномиальные счетчики генераторы М-последовательностей и подобных.
https://yadi.sk/d/hAvKfm4G3SAhD7

пока что так материалы выложил.

кроме некоторых книжек в архиве лежит текстовый файлик с ссылками.
самая полезная из них - http://siblec.ru/...
там обращайте внимание на ссылки на литературу (в формате "/Number/"), источник можно найти если на той странице пройти по ссылке "СОДЕРЖАНИЕ" и оттуда добраться до списка литературы.
ну а дальше искать нужную книжку в меру своих способностей к поиску в Google/Yandex/др.

еще раз - книжки актуальны для вариантов, имеющих отношение к генераторам псевдослучайных последовательностей (полиномиальные счетчики, М-последовательности и посл. Голда (Гоулда)  и подобные)

Литература. Книги/учебники.
Последнее сообщение от gummi в :

14. Дэвид М. Хэррис, Сара Л. Хэррис. Цифровая схемотехника и архитектура компьютера. Скачать

Хорошая книжка обо всем. Начинается с простейших схем КМОП логических элементов и функциональных блоков. Проходит через схемы памяти, триггеры, последовательностные схемы и конечные автоматы (с примерами их описания на языках System Verilog И VHDL). И заканчивается архитектурой микропроцессоров и составлением программ для них.

В каждой главе набор упражнений для тренировки.
Также в каждой главе есть "ВОПРОСЫ ДЛЯ СОБЕСЕДОВАНИЯ". (Приведенные ниже вопросы обычно задают на собеседованиях на вакансии ...)

Про архитектуру процессоров и ассемблер в учебном процессе врядли понадобится. А вот все остальное, включая VHDL и Verilog, может быть полезно студентам 3-6 курсов.

Требования к оформлению курсовой работы
Последнее сообщение от gummi в :

Вот файл с распростаненными ошибками в содержании и оформлении пояснительной записки к курсовому проекту. (Скачать)

Многие ошибки связаны с использованием "файла-шаблона" и кочуют из курсача в курсач.
Там ошибки подсвечены и синим жирным курсивом я написал комментарии к ним.

При проверке я обращаю внимание:
1. на ошибки в правилах оформления;
2. на неполное изложение материала - описание работы устройства, описание функционального назначения блоков устройства в структурной схеме;
3. стилистические ошибки в изложении;
4. точность численных значений в схемотехнической и аналитической частях работы я тоже в состоянии проверить, причем быстро (минут за 5).

Постом выше есть ГОСТы по оформлению текстовых документов. Рекомендую с ними ознакомиться на досуге и осознать необходимость придерживаться их требований.
Прочтите хотя бы первые два ГОСТа, касательно шрифтов, подписей к рисункам, таблицам, формулам и пр. Требования к изложению материала документа там тоже есть.